طراحی مبدل زمان به دیجیتال در حلقه قفل فاز با قابلیت تفکیک بالا و توان پائین

thesis
abstract

یکی از بلوک¬های پر کاربرد و مهم در حلقه¬های قفل فاز تمام دیجیتال، مبدل زمان به دیجیتال (tdc) می¬باشد، که با قابلیت تفکیک بالا به منظور مقایسه اختلاف فاز و فرکانس سیگنال مرجع و سیگنال خروجی اسیلاتور کنترل شونده با ولتاژ (dco) جایگزین آشکار ساز فاز و مدار پمپ شارژ شده است. مبدل زمان به دیجیتال با قابلیت تفکیک بالا، زمان مرده پائین و محدوده دینامیکی بالا، نقش مهمی در اندازه¬گیری فاصله زمانی سیگنال¬های آسنکرون موجود در سیستم حلقه قفل فاز دارد. از آنجاییکه قابلیت تفکیک مبدل¬های زمان به دیجیتال از اهمیت ویژه¬ای برخوردار می¬باشند، در این پایان¬نامه چهار ساختار مختلف به نام¬های مبدل زمان به دیجیتال با قابلیت تفکیک ps40، مبدل زمان به دیجیتال 12 بیتی با چند مرحله قابلیت تفکیک، مبدل زمان به دیجیتال با توانایی کنترل قابلیت تفکیک و مبدل زمان به دیجیتال با سه سطح قابلیت تفکیک پیشنهاد داده شده و به وسیله نرم¬افزار hspice در تکنولوژی 65nm مدل ptm شبیه سازی شده¬اند. ساختارهای ارائه شده در این پایان¬نامه به جز ساختار مبدل زمان به دیجیتال با قابلیت تفکیک ps40، مبتنی بر زنجیره تاخیری و زنجیره تاخیری vernier می¬باشند. نتایج حاصل از شبیه سازی ساختار¬های پیشنهادی عبارتند از: ساختار مبدل زمان به دیجیتال با قابلیت تفکیک ps40 در فرکانس مرجع mhz250 و ولتاژ v1 داری دقت ps40 و توان مصرفی mw011/0 بوده و ساختار مبدل زمان به دیجیتال با چند مرحله قابلیت تفکیک نیز در فرکانس مرجع mhz250، ولتاژ v2/1 داری دقت ps9 و توان مصرفی mw18/0 بوده، مبدل زمان به دیجیتال با سه مرحله قابلیت تفکیک در فرکانس مرجع mhz125 و ولتاژ v1 داری قابلیت تفکیک ps5/4 و توان مصرفی mw098/0 و مشخصه خطی lsb9/0 می¬باشد و مبدل زمان به دیجیتال با توانای کنترل قابلیت تفکیک نیز در فرکانس مرجع mhz250 و ولتاژ v2/1 داری قابلیت تفکیک ps5/4 و توان مصرفی mw25/0 و مشخصه خطی lsb1 می¬باشد. بر اساس نتایج بدست آمده ساختار مبدل زمان به دیجیتال با سه مرحله قابلیت تفکیک دارای شرایط بهتری نسبت به سایر روش¬ها می¬باشد.

similar resources

تحلیل و طراحی یک مبدل زمان به دیجیتال در حلقه قفل فاز دیجیتال

مبدل زمان به دیجیتال (tdc) یکی از بلوک های اصلی سازنده ی حلقه ی قفل فاز دیجیتال است که از آن برای اندازه گیری دقیق وقفه های زمانی و تبدیل آن ها به کد دیجیتال استفاده می شود. هدف این پایان نامه، بهبود عملکرد مبدل زمان به دیجیتال به لحاظ دقت، محدوده ی دینامیکی، تعداد طبقات بر سطوح، معیار شایستگی و تعداد بیت معادل نسبت به ساختارهای سنتی است. این پایان نامه به ارائه ی یک ساختار جدید به نام مبدل زما...

15 صفحه اول

طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین

In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...

full text

مبدل زمان به دیجیتال رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چند مسیره

چکیده: در ایـن مقاله طراحی یک مبدل زمان به دیجیتال 12 بیتی رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چند­مسیره (Multi-Path Gated Ring Oscillator) در تکنولوژی nm-CMOS130 بیان شده است. برای افزایش رزولوشن دو مسیر گیت با رزولوشن­های متفاوت، رزولوشن درشت و رزولوشن ریز، به­صورت ساختار ورنیر استفاده شده است. تأخیر گیت هر مسیر تعیین­کننده رزولوشن آن مسیر و به دلیل به ­کار بردن آن­ها در ساخت...

full text

بهبود توان مصرفی و زمان قفل در حلقه های قفل شونده فاز تمام دیجیتال

امروزه گرایش روز افزونی به تحقق سیستم های کنترلی و ارتباطی در حوزه های دیجیتال وجود دارد. علاوه بر مزایای کلی سیستم های دیجیتال، استفاده از نمونه دیجیتالی حلقه قفل شونده فاز باعث رفع پاره ای از مشکلات مربوط به حلقه قفل شونده فاز آنالوگ می شود. یک حلقه قفل شونده فاز نوعی، ورودی مرجع را می گیرد و عملیات کنترل فیدبک را انجام می دهد تا سیگنال خروجی را به صورت هم فاز با سیگنال ورودی تنظیم کند. در ح...

مبدل زمان به دیجیتال رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چند مسیره

چکیده: در ایـن مقاله طراحی یک مبدل زمان به دیجیتال 12 بیتی رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چند­مسیره (multi-path gated ring oscillator) در تکنولوژی nm-cmos130 بیان شده است. برای افزایش رزولوشن دو مسیر گیت با رزولوشن­های متفاوت، رزولوشن درشت و رزولوشن ریز، به­صورت ساختار ورنیر استفاده شده است. تأخیر گیت هر مسیر تعیین­کننده رزولوشن آن مسیر و به دلیل به ­کار بردن آن­ها در ساخت...

full text

تحلیل و طراحی حلقه قفل شده فاز دیجیتال

در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچ...

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه شهید باهنر کرمان - دانشکده برق و الکترونیک

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023